Verilator 高性能 Verilog HDL 模拟器与 lint 系统

Verilator 是一个高性能 Verilog HDL 模拟器与 lint 系统，用户编写一个小的 C++/SystemC 封装文件，该文件实例化用户顶层模块的“Verilate 化”模型。然...